高速低噪声比较器设计文献综述

文献综述：

随着集成电路技术的不断发展和特征尺寸的持续缩小，数字集成电路已经基本能够同时达到高速和低功耗，利用数字系统处理模拟信号的情况变得更加普遍。数字电子计算机所处理和传送的都是不连续的数字信号，而实际中遇到的大都是连续变化的模拟量。模拟量经传感器转换成为电信号的模拟量后，需经过模/数（A/D）转换变成数字信号才可以输入到数字系统中进行处理和控制。因此，A/D转换器作为把模拟电量转换成数字量输出的接口电路，是现实世界中模拟信号通向数字信号的桥梁，是电子技术发展的关键和瓶颈所在。

当前 A/D 转换器的主流正朝着高速、高分辨率以及低功耗的方向发展。特别是针对宽带测试的测量仪器和仪表、自动测试设备（ATE）、雷达、磁盘通道读取、光接收机、航空电子设备、宽带通信系统和点到点无线通信系统及本地多点分配业务（LMDS）等领域应用，中高分辨率的超高速 A/D 转换器的研发已经越来越紧迫了。

一般的超高速比较器都是采用锁存比较器结构以满足速度的要求，但是通常的CMOS锁存比较器存在很大的失调电压，严重的影响了比较器的精度，限制了CMOS 锁存比较器在高速高精度 A/D 转换器中的应用。因此，当前的高速比较器一般都采用预放大再生锁存比较器。

比较器是所有 A/D 转换器的关键模块，其速度、功耗和噪声等关键性能对整个模数转换器的速度、精度和功耗都有着至关重要的影响。在超高速 A/D 转换器中，高精度超高速比较器的设计是整个设计的难点【1】。现有的 CMOS 高速比较器的结构主要有：开环比较器、开关电容比较器、再生锁存比较器和预放大再生锁存比较器。一般的超高速比较器都是采用锁存比较器结构以满足速度的要求【2】。然而，通常的的CMOS锁存比较器存在很大的失调电压，严重的影响了比较器的精度，限制了 CMOS 锁存比较器在高速高精度 A/D 转换器中的应用。因此，当前的高速比较器通常都采用预放大再生锁存比较器。然而，以前文献中关于这类 CMOS 比较器要么速度达到了 1GSPS 以上，精度却不够高，要么实现了高精度，速度却有限。

国内的北京交通大学有两篇关于比较器设计的学术论文【3】【4】。文献【3】介绍了一种低功耗的动态比较器。该比较器采用 TSMC 的2P3M-0.5mu;m 混合 CMOS 工艺，电

源电压为 5V，共模输入为 1.9V，分辨率为 600，平均功耗为 0.8mW。文献【4】设计了一个应用于 8 位 200MHz 采样速率的流水线模数转换器的高速低功耗的比较器。该比较器采用 TSMC 0.18DP6M CMOS 工艺和预放大动态锁存比较器结构，传输延迟小于 0.1ns，失调电压小于 0.1V，每个比较器的功耗约为0.37mW。

关于超高速比较器，即采样频率在 1GHz 以上的比较器研究，国内外均有期刊文献报道。国外在超高速比较器方面的研究：文献【5】采用 0.5 SiGe HBT（Heterojunction Bipolar Transistor）工艺，提出了一种采样率为 5GHz 的比较器。文献【6】采用 0.5 55GHz 的 BiCMOS Si/SiGe 工艺，提出了采样频率可达 16GHz，功耗仅为 80mW 的比较器。文献【7】采用 200GHz 的 SiGe HBT 工艺，使用带有级联门的 ECL 结构，设计了采样速率可达 32GSPS 的一个主从比较器。该比较器工作在 3.5V 的电源电压，功耗为 405mW。文献【8】使用 BiCMOS 工艺设计了一个 8 位 3.8GHz 的动态比较器。该比较器的前置放大器采用高特征频率（80GHz）的 Si-SiGe HBT 工艺设计以达到超高的速度，而其动态锁存电路和输出锁存级采用0.25标准 CMOS 工艺设计以保持低的功耗。2010年9月25日，Hittite公司首次全新发布HMC974LC3C产品，这是一个9mm、2SMT封装上的10GHZ的窗口比较器,它突出了低过载和小转换速率离散、低随机抖动和低功耗特性，一举成为在包括时钟和数据恢复、通讯、ATE、半导体测试系统、高速触发和EW系统应用中的理想方案。2010年10月29日，CISSOID公司推出了 NILE比较器，它是一个8位可编程比较器,特点是工作条件为高温度，保证可以在-55到225摄氏度范围下可靠操作。由于这款比较器的突出特点，NILE可以应用于高温度环境下操作的高可靠性电子系统中，可作为模拟及数字之间的桥梁。2011年8月17日，飞兆半导体公司(Fairchild)宣布开发出FAN156低压比较器和FAN256双低压比较器产品，这两款芯片典型供电电流低于10，确保在1.6V的低电压下工作，而在高达5.5V的电压下也能全面运作。由于低功率，这些比较器适用于手机、报警和安全系统、个人数字助理、计算机和便携医疗设备等应用。

国内在超高速比较器方面的研究：文献【9】提出了一个应用于闪烁 A/D 转换器的 8 位 1GHz 比较器。该比较器采用 TSMC 0.25 CMOS 工艺，其单数据比较时间小于 1ns，比较精度在 2mV 以内，数据整体延时为 1ns。文献【10】采用 TSMC 0.18 CMOS 工艺，在 1.8V 的电源下，设计了一个 1GHz 的超高速低失调比较器。该比较器的精度为 6 位。

通过以上国内外文献研究对比分析，可以看出我国与国外的在比较器设计两方面的差距。首先，是研究方向，国内还主要停留在高速高精度方面，超高速结构很少有人研究；而国外在 CMOS 工艺下的超高速设计已经日趋成熟。其次，是工艺，我国的生产水平主要基于 CMOS 技术，基于 InP、SiGe 的电路生产还很不成熟，而国外在这方面已经具有丰富的经验。所以，我国在超高速 A/D 比较器设计，以及高速的 A/D 转换器方面还需要很大的发展。

参考文献

[1] Choi M, Abidi A. A 6-b 1.3-Gsample/s A/D converter in 0.35-mu;m CMOS. IEEE Solid-State Circuits. 2001, 36 (12). 1847-1858.

[2] Stefanou N, Sonkusale S.R. An average low offset comparator for 1.25 Gsample/s ADC in 0.18mu;m CMOS. In: Proc 11^th IEEE Int Conf. Elec, Circ and Syst. 2004.246-24.

[3] 高雪莲. 一种基于 SAR ADC 的低功耗动态比较器研究. 北京交通大学. 2007。

[4] 李月梅. 低功耗比较器电路研究. 北京交通大学. 2007。

[5] Weinan Gao, Snelgrove, W.M.Kovacic, S.J. A 5-GHz SiGe HBT return-to-zero comparator for RF A/D conversion. Solid-State Circuits, IEEE Journal of 1996. Oct. 1996, 31(10). 1502-1506.

[6] Jensen, J.C.Larson, L.E. A 16GHz ultra high-speed Si/SiGe HBT comparator. Bipolar/BiCMOS Circuits and Technology Meeting, 2002. Proceedings of the 2002. Sept. 2002, 241. 120-123.

[7] Kuo, W.M.L. Xiangtao Li, Krithivasan, R.etc. A 32 GSample/sec SiGe HBT comparator for ultra-high-speed analog-to-digital conversion. Microwave Conference Proceedings, 2005. APMC 2005. Asia-Pacific Conference Proceedings. Dec. 2005, 1-4.

[8] Dey, S. K. Banerjee, S. An 8-bit 3.8GHz dynamic BiCMOS comparator for high-performance ADC. VLSI Design, 2006. Held jointly with 5th International Conference on Embedded Systems and Design. Jan. 2006, 6.

[9] 陈征宇，张晓琳，张超. 1 GHz 8 位闪烁 A/D 转换器中的比较器设计.微电子学. 2005, 8, 35(4). 344-348。

[10] 高彬，孟桥，沈志远. 基于 0.18 um CMOS 工艺的超高速比较器.微电子学. 2007, 8, 37(4). 599-602。

[11] Behzad Razavi. Principles of Data Conversion System Design. IEEE Press. New York: The Institute of Electrical and Electronics Engineer, 96.

[12] Kent H. Lundberg. Analog-to-Digital Converter Testing. http://www.mit.edu/people /klund/A2Dtesting.pdf.

[13] 杨银堂，朱樟明，朱臻编著.《高速 CMOS 数据转换器》. 科学出版社. 2006, 09. 6-18。

[14] Hui Pan. Asad A. Abidi. Fellow, IEEE. Signal Folding in A/D Converters.IEEE Transactions on circuits and systems. Jan. 2004, 51(1). 3-6.

[15] Weidong Guo. A high-speed low power folding and interpolation CMOS Analog to Digital converter. Department of Electrical and computer Engineering, the university of Utah. Aug. 2002. 43-44.

[16] Ho, J. Cam Luong, H. A 3-V, 1.47mW, 120MHz comparator for use in a Pipelined ADC. Circuits and Systems, 1996, IEEE Asia Pacific Conference on, 18-21th, Nov. 1996. 413-416.