|
文献综述（或调研报告）： 随着通信技术的发展，人们的生活发生了根本性的变化，电话、宽带、手机、无线局域网等已成为人们日常生活的必需品。通信技术主要包括有线通信和无线通信两种，有线通信技术需通过金属导线、光纤等有形媒质进行传输，具有稳定性高和数据传输速率快的优点，但由于受到布网、布线的限制，其应用范围有限。无线通信技术利用电磁波作为媒介进行信息传输，其可靠性和数据传输率相对较低，但由于具有随时随地通信和组网灵活的特点，因而存在巨大市场价值。无线通信的实现途径需要通过无线收发机进行，无线收发机包括发射机和接收机两部分，为信息源和通信信道提供转换接口[1]。 低噪声放大器是无线接收部分非常关键的模块，仅处于射频滤波器之后，实现信号的第一级放大，因而其性能的好坏直接决定着无线接收机性能的好坏。低噪声放大器主要作用是无失真地放大天线接收到的有用信号，并使噪声干扰尽可能的小。低噪声放大器一般具有 50Omega;的输入和输出阻抗，从而作为前级射频模块的负载和后级射频模块的信号源。因此，低噪声放大器输入和输出阻抗匹配是一个非常重要的指标[2]。 在低噪声放大器的制造工艺上，由于 III-V 族化合物半导体材料（如 Ga As等）具有电子迁移率高、电子有效质量小、介电常数小、击穿电压高和电流密度大、衬底阻抗高、截止频率高，以及具有极佳的射频性能等特点，所以化合物半导体工艺成为射频和微波低噪声放大器设计领域应用最广的工艺[3]。然而，由于化合物半导体工艺存在集成度低、成本昂贵、热传导性差且易碎等缺点，使之在对集成度要求高、成本低的现代无线通讯系统中的应用中受到限制。与此相反，工艺成熟的硅基 CMOS 和 Bi CMOS 工艺以其集成度成本低，且与数字电路相兼容等优点，受到 IC 产业的青睐。近年来，硅基工艺在低噪声放大器的商业应用 方面也受到极大关注。 从上世纪80年代开始，国外就对硅基工艺下的低噪声放大器和其它射频电路模块展开研究，而且重点集中在硅基工艺的制造技术和电路结构创新上。到90 年代基本实现了芯片的商品化，主要原因在于硅基工艺上制作的高品质因子螺旋电感和高密度电容器件，从而完成了硅基工艺 RFIC 电路的重大突破。在低噪声放大器的电路结构设计上，由于在硅基工艺缺乏同时实现放大器的低噪声、高增益和低功耗的完整理论体系，因而很难同时达到优异性能，所以只能选择牺牲某一指标来满足另一指标。采用硅基 CMOS 工艺制造低噪声放大器的噪声性能一直不高，一般在 4-5d B 之间[4]。2004 年，Sullivan-P-J 等人[5]采用电流复用技术降低直流偏置电流，使电路功耗降低为传统结构的一半。2008年，Boon Chirn Chye 等人[6]基于亚阈值导电技术，使晶体管偏置在弱反型区，降低直流电流和功耗。然而，与晶体管的强反型相比，电路的非线性影响更加显著。2012 年，Duane C. Howard等人[7]基于0.18mu;m SiGe Bi CMOS 工艺，设计了一款频率范围覆盖8-16GHz的低噪声放大器，结构图如图1所示，该放大器峰值增益约为17.5dB，噪声指数（NF）在整个频带范围内为4.5-8.1 dB，4 V电源供电时正常消耗电流4 mA。2015 年，Sunil Pandey 等人[8]基于90nm 硅基工艺，采用了正向体偏技术实现了 3.1-10.6GHz 的超宽带低噪声放大器。该放大器在工作频段内增益大于 20d B，且最小噪声系数仅为 1.4d B。由于正向体偏技术可以有效减小阈值电压，因而可以通过减小电源电压的方式得到低功耗的效果。2017年，Myung-Jae Shin等人[9]利用变压器耦合技术，基于0.13mu;m CMOS工艺设计出了一种共栅共源的宽带噪声消除放大器，该放大器在1至4 GHz时增益为11 dB，而噪声系数仅有3.2 dB，放大器结构图如图2 所示。
图 1 8-16GHz低噪声放大器结构图
图 2 共栅共源宽带噪声消除放大器结构图 国内对于硅基工艺低噪声放大器的研究相对较晚，但近年来的发展非常迅速。2008 年，中科院微电子研究所采用0.25mu;m CMOS 工艺研制出了可工作于ISM 2.4GHz频段的低噪声放大器[10]，该放大器基于经典的源简并电感型共源-共栅（cascode）结构优化噪声和匹配性能。为了提高线性度和增益，在共源管和共栅管之间引入一个电感与寄生电容谐振，最终实现的噪声系数为1.35d B，输入三阶交调点功率为 8.1dBm，且功率增益达17dB。2013年，该研究所基于0.18mu;m SiGe BiCMOS工艺设计了一款用于GPS 卫星导航系统的低噪声放大器。该放大器采用 Bi FET的混合型cascode结构，将异质结双极晶体管(HBT)作为放大管来获得低噪声和高增益性能，而将NMOS作为共栅管以提高线性度。最后结果表明，放大器具有小于1dB的极佳噪声性能，功率增益达19dB。此外，东南大学在射频和微波低噪声放大器方面的研究也处于领先地位。2001年，基于0.35mu;m CMOS工艺，制备出一款工作于2.9GHz的低噪声放大器[11]，该放大器的功率增益大于10d B，输入反射系数小于-12d B。2014年，他们利用开关对偏置电路进行切换，实现了高增益和高线性度之间的自由选择，并采用了共模反馈技术和交叉耦合电容技术，设计了一款应用于UHF RFID 的双模低噪声放大器，该放大器在两种模式下的噪声系数小于3.5d B，输入反射系数小于-15d B。2016年，上海高通的郭本清等人[12]基于0.18mu;m CMOS利用互补噪声消除技术设计了一种CMOS低噪声放大器，放大器的电路结构图如图3所示。该放大器的噪声系数仅有3 dB，在0.1~2 GHz频率范围内的最大增益为17.5 dB。输入1-dB压缩点（IP1dB）和IIP3分别为-3 dBm和14.3 dBm。2.2V供电下内部电流仅有9.7mA。
图 3 CMOS低噪声放大器电路结构图 基于SiGe HBT技术的宽带低噪声放大器在被广泛应用的同时，对于其性能方面的要求也越来越高，主要集中在匹配、带宽、增益、功耗以及噪声系数方面。超宽带低噪声放大器，需要在满足宽带输入阻抗匹配的同时，尽可能地降低整个工作频段内的噪声系数。此外，还应当在其具有适当增益的前提下，尽可能的提高增益平坦度。 针对宽带增益和匹配特性，可以采用电阻并联分流反馈或者变压器反馈来实现[13][14]，研究还发现添加小的无功元件可以显著扩大放大器的带宽[15]；针对实际应用中关键参数之间的补偿问题，目前论文中提到的方法是在电路中集成偏置控制旋钮，以补偿性能指标在实际应用中引起的变化。 本次课题的主要工作围绕射频SiGe HBT宽带低噪声放大器展开，基于IBM 0.13mu;m SiGe BiCMOS工艺对宽带低噪声放大器进行研究与设计，工作频段覆盖6-18GHz，并且在满足增益和匹配指标要求的情况下尽量降低噪声系数。 |
||||||||||
|
四、方案（设计方案、或研究方案、研制方案）论证： 宽带低噪声放大器不仅要在很宽的频率范围内进行阻抗匹配，而且要实现较低的噪声系数、平坦的增益以及良好的稳定性。根据上述提到的SiGe HBT具有的良好特性，可以利用SiGe HBT作为基础元件实现宽带低噪声放大器的设计，同时利用Cadence软件对设计的电路进行分析以达到最终的结果。
目前对于宽带低噪声放大器电路结构的设计主要由以下几种方案： 方案一：分布式放大器 分布式放大器结构使用宽带的传输线实现阻抗匹配，给一组有源器件输入信号，同时另外一条传输线收集各个有源器件的输出信号，并将其叠加。每一级提供适当的增益，但是每一级的增益都可以在很宽的频带内保持平坦。分布式放大器的总的增益是各级增益之和，与传统的级联系统的增益是各级系统增益的乘积不同。采用npn晶体管的分布式放大器电路结构如图4所示。
图 4 采用npn晶体管的分布式放大器电路结构 分布式放大器的工作原理就是以信号的传输延时换取增益，它的增益与包含的级数成正比。由于分布式放大器的这一特性，它其中的每一级的增益都可以小于，不会出现像传统的级联系统的信号一直减小的情况。如果假设每一级的增益带宽积是一定的，通过减小增益可以实现很宽的工作带宽。分布式放大器的工作频率只受传输线截止频率的限制。实际工作时很多因素会影响传输线的理想工作，比如双极型晶体管的基极寄生电阻会降低传输线的品质因数，使得等效的跨导也有所降低。此外为了工作的频率更高，会将每一级的增益设置的相对较低，这样为了获得整体的一个很高的增益就需要很多级这样的结构，从面积和功耗方面要做出巨大的牺牲。 分布式放大器能在很宽的带宽内提供很好的输入功率匹配，平坦的增益，好的线性度，低的群延时。分布式放大器为了达到以上的性能指标，通常要采用高品质因数的传输线，传输线一般面积较大使得芯片的面积也很大不利于集成。此外分布式放大器的带宽的展宽主要依靠每一级增益的降低，这样带宽很宽时每一级的增益必然很低，获得高增益需要很多级的级联，所以分布式放大器增益一般较低，其平均增益大约8dB，这对接收超宽带无线通讯信号是不够的。由于级联的分布式放大器的信号是相加的而不是相乘，同样的增益要求下，分布式放大器需要付出巨大的直流功耗。基于以上原因在单芯片集成时通常避免采用分布式放大器。 方案二：共基级结构 共基极输入信号，从信号源看到的阻抗等于发射极看到的输入阻抗。从发射极看进去的输入阻抗等于1/gm，提供阻抗匹配需要的实部，通过设置合适的跨导gm使之和信号源阻抗进行匹配。此时在输入端也会有寄生电容的分量Cpi;，如果这些分量的影响足够小的话或者可以被外部的电感抵消掉的话，就可以在较宽的带宽内实现输入功率匹配。共基极宽带低噪声放大器的电路结构如图5所示。
图 5 共基极宽带低噪声放大器的电路结构 如果基极偏置被适当地交流短接到地，那么这种电路结构也能达到比较高的反向隔离，高反向隔离的优点在很多射频系统中是很有必要的。采用发射极输入的一个缺点是噪声系数比较大，这其中一个主要的原因是负载电阻的等效噪声电流会直接等效到输入端。 方案三：电感源级负反馈结构 电感源极负反馈结构最初应用于窄带设计，可以同时优化输入阻抗匹配、增益和噪声，结构如图6所示。根据小信号等效电路，可以求得从输入端看进去的阻抗为：
图 6 电感源级负反馈结构 为了使电感源极负反馈结构应用于超宽带 LNA，通常在输入端加宽带匹配网络，一般可以采用切比雪夫滤波器和巴特沃斯滤波器。相比起共基极 LNA，该种结构输入晶体管的gm能够灵活选取，从而可以降低功耗，优化噪声性能。但较为复杂的输入匹配网络无疑会引入较多的噪声，恶化LNA 的噪声特性。此外，在频率很高时，会引入更多的寄生效应。 方案四：并联电阻负反馈结构 并联电阻反馈可以实现宽带的输入功率匹配。通过反馈，输入阻抗可以在相当宽的频带范围内保持恒定。应用并联电阻反馈的宽带低噪声放大器电路如图7所示。
图 7 应用并联电阻反馈的宽带低噪声放大器 对图7中的电路进行小信号模型等效，可以计算出从输入端看进去的输入电阻为：
除了等效的输入电阻以外在射频信号输入端还有电容的分量，主要是基极和发射极之间的电容的影响。如果没有输入电容的分量，并联电阻反馈的低噪声放大器可以轻松实现宽带的阻抗匹配。 考虑到输入电容的影响，在输入端看到的输入阻抗为：
为了输入阻抗匹配的要求，通常设置输入电阻Rin等于50欧姆。按照射频系统输入阻抗匹配的要求，可以求得S11lt;-10dB的频率范围。
式中，r=Rin/Rs，输入带宽最大的值对应的r的值为0.82。这一点和之前的假设Rs=Rin有偏差，另外输入电阻Rin较小也意味着反馈电阻对低噪声放大器的噪声贡献也就越大，超宽带低噪声放大器的噪声系数也就越高。 并联电阻负反馈能得到一个宽带的输入功率匹配特性，但是他的输入功率匹配的带宽也是有限的，为了进一步的提高输入功率匹配的带宽需要一些其他的改进技术。 综合比较以上四个方案，本课题所设计的宽带低噪声放大器的电路结构主要采用方案四，即采用并联电阻负反馈结构，并将此结构与pi;型匹配网络相结合来获得良好的输入阻抗匹配。
宽带低噪声放大器除了要进行输入阻抗匹配外，通常还需要对负载进行输出阻抗匹配，通过分析可以选择参数合适的输出缓冲电路进行输出阻抗匹配。 通过对电路结构的分析，确定了本课题所设计的宽带低噪声放大器结构图如图8所示，其中pi;型匹配网络与并联电阻负反馈级一起构成了输入级电路，实现了输入阻抗匹配；输入级电路还主要决定整体电路的噪声性能；输出缓冲电路实现输出阻抗匹配。
图 8 宽带低噪声放大器结构图
对于参数优化问题，首先可以进行增益优化，根据对小信号增益公式的分析，如果增益不够，可以通过适当增大晶体管集电极电流IC、反馈电阻Rf和负载电阻Rc来提高，但需要考虑最小噪声系数、电流增益和特征频率，同时要在增益、输入阻抗匹配、功耗、增益平坦度和电压余度之间进行折中；对于整体电路噪声的优化，pi;型匹配网络可以将输入极点移到更高的频率，从而增大噪声系数快速增加时对应的频率，即pi;型匹配网络有助于获得更为平坦的噪声系数频率响应。 五、进度安排： 课题进度安排如表2所示。 表2 进度安排
参考文献：
|
||||||||||
|
||||||||||
以上是毕业论文文献综述，课题毕业论文、任务书、外文翻译、程序设计、图纸设计等资料可联系客服协助查找。
